


862.C1883



#4 0300  
PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of: )  
: Examiner: Unassigned  
TATSURO YAMAZAKI, ET AL. )  
: Group Art Unit: Unassigned  
Application No.: 09/542,460 )  
:  
Filed: April 4, 2000 )  
:  
For: IMAGE FORMING APPARATUS ) June 14, 2000

The Assistant Commissioner for Patents  
Washington, D.C. 20231

CLAIM FOR PRIORITY

Sir:

Applicants hereby claim priority under the  
International Convention and all rights to which they are  
entitled under 35 U.S.C. § 119 based upon the following Japanese  
Priority Applications:

11-098131 (filed on April 5, 1999); and

11-267468 (filed on September 21, 1999).

Certified copies of the priority documents are  
enclosed, together with the English translations of the front  
pages.

Applicants' undersigned attorney may be reached in our Washington, D.C. office by telephone at (202) 530-1010. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

  
Attorney for Applicants

Registration No. 32,533

FITZPATRICK, CELLA, HARPER & SCINTO  
30 Rockefeller Plaza  
New York, New York 10112-3801  
Facsimile: (212) 218-2200

SDM\rnm

(translation of the front page of the priority document of  
Japanese Patent Application No. 11-098131)



PATENT OFFICE  
JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the  
following application as filed with this Office.

Date of Application: April 5, 1999

Application Number : Patent Application 11-098131

Applicant(s) : Canon Kabushiki Kaisha

April 28, 2000

Commissioner,  
Patent Office

Takahiko KONDO

Certification Number 2000-3031463

CFM 188345

inventor: Tatsuro Yamazaki, et al  
attorney: Masao...

日本国特許庁

PATENT OFFICE  
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
る事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
in this Office.

出願年月日  
Date of Application: 1999年4月5日

願番号  
Application Number: 平成11年特許願第098131号


願人  
Applicant(s): キヤノン株式会社

CERTIFIED COPY OF  
PRIORITY DOCUMENT

2000年4月28日

特許庁長官  
Commissioner,  
Patent Office

近藤隆彦



出証番号 出証特2000-3031463

【書類名】 特許願

【整理番号】 3964018

【提出日】 平成11年 4月 5日

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 3/22  
H01J 31/12

【発明の名称】 画像形成装置

【請求項の数】 4

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会社  
社内

【氏名】 山崎 達郎

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会社  
社内

【氏名】 森 真起子

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会社  
社内

【氏名】 阿部 直人

【特許出願人】

【識別番号】 000001007

【氏名又は名称】 キヤノン株式会社

【代理人】

【識別番号】 100070219

【弁理士】

【氏名又は名称】 若林 忠

【電話番号】 03-3585-1882

【選任した代理人】

【識別番号】 100088328

【弁理士】

【氏名又は名称】 金田 暢之

【選任した代理人】

【識別番号】 100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【選任した代理人】

【識別番号】 100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【手数料の表示】

【予納台帳番号】 015129

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像形成装置

【特許請求の範囲】

【請求項 1】 行と列のマトリクス状に配列された複数の電子放出素子と、該電子放出素子から放出される電子により発光する蛍光体とを含む画像形成装置であって、

線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、所定の時間内に設定されており、該所定の時間は、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性においてリニア性を実質的に損なわない時間であることを特徴とする画像形成装置。

【請求項 2】 前記所定の時間を実現するように、入力された画像データにおけるフレームレートを高く変換するフレームレート変換手段を備えたことを特徴とする請求項 1 に記載の画像形成装置。

【請求項 3】 前記フレームレート変換手段は、インタレース走査用信号をノンインタレース走査用信号に変換すると同時にフレームレート変換を行うことを特徴とする請求項 2 項に記載の画像形成装置。

【請求項 4】 前記電子放出素子は表面伝導型電子放出素子である請求項 1 から 3 のいずれか 1 項に記載の画像形成装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、電子ビーム源として例えば冷陰極の電子放出素子を用い、これら電子放出素子をマトリクス状に配列した画像形成装置と該装置における画像形成方法に関する。

【0 0 0 2】

【従来の技術】

従来から、電子放出素子として熱陰極素子と冷陰極素子の 2 種類が知られている。このうち冷陰極素子では、たとえば表面伝導型放出素子や、電界放出型素子（以下、FE 型と記す）や、金属／絶縁層／金属型放出素子（以下、MIM 型と

記す)、などが知られている。

【0003】

表面伝導型放出素子としては、たとえば、M. I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965) や、後述する他の例が知られている。

【0004】

表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等による $\text{SnO}_2$ 薄膜を用いたものの他に、Au薄膜によるもの[G. Dittmer: "Thin Solid Films", 9, 317 (1972)] や、 $\text{In}_2\text{O}_3/\text{SnO}_2$ 薄膜によるもの[M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf.", 519 (1975)] や、カーボン薄膜によるもの[荒木久 他: 真空、第26巻、第1号、22 (1983)] 等が報告されている。

【0005】

これらの表面伝導型放出素子の素子構成の典型的な例として、図10に前述のM. Hartwell らによる素子の平面図を示す。同図において、符号3001は基板を示す。符号3004はスパッタで形成された金属酸化物よりなる導電性薄膜を示す。導電性薄膜3004は図10に示すようにH字形の平面形状に形成されている。導電性薄膜3004に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5~1 [mm] , Wは、0.1 [mm] で設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。

【0006】

M. Hartwell らによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ば

れる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電氣的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。

また、FE型の例は、たとえば、W. P. Dyke & W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956) や、あるいは、C. A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenum cones", J. Appl. Phys., 47, 5248 (1976) などが知られている。

#### 【0007】

FE型の素子構成の典型的な例として、図11に前述のC. A. Spindtらによる素子の断面図を示す。同図において、符号3010は基板で、符号3011は導電材料よりなるエミッタ配線、符号3012はエミッタコーン、符号3013は絶縁層、符号3014はゲート電極を示す。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。

#### 【0008】

また、FE型の他の素子構成として、図11に示すような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。

#### 【0009】

また、MIM型の例としては、たとえば、C. A. Mead, "Operation of tunnel-emission Devices, J. Appl. Phys., 32, 646 (1961) などが知られている。MIM型の素

子構成の典型的な例を図 1 2 に示す。同図は断面図であり、図 1 2 において、符号 3 0 2 0 は基板で、符号 3 0 2 1 は金属よりなる下電極、符号 3 0 2 2 は厚さ 1 0 0 オングストローム程度の薄い絶縁層、符号 3 0 2 3 は厚さ 8 0 ~ 3 0 0 オングストローム程度の金属よりなる上電極を示す。M I M 型においては、上電極 3 0 2 3 と下電極 3 0 2 1 の間に適宜の電圧を印加することにより、上電極 3 0 2 3 の表面より電子放出を起こさせるものである。

## 【 0 0 1 0 】

上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのは異なり、冷陰極素子の場合には応答速度が速いという利点もある。

## 【 0 0 1 1 】

このため、冷陰極素子を応用するための研究が盛んに行われてきている。たとえば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば本出願人による特開昭 6 4 - 3 1 3 3 2 において開示されるように、多数の素子を配列して駆動するための方法が研究されている。

## 【 0 0 1 2 】

また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。

## 【 0 0 1 3 】

特に、画像表示装置への応用としては、たとえば本出願人による U S P 5, 0 6 6, 8 8 3 や特開平 2 - 2 5 7 5 5 1 や特開平 4 - 2 8 1 3 7 において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせ用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせ用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装

置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。

【0014】

また、FE型を多数個ならべて駆動する方法は、たとえば本出願人によるUS P 4, 904, 895に開示されている。また、FE型を画像表示装置に応用した例として、たとえば、R. Meyer らにより報告された平板型表示装置が知られている。[R. Meyer: "Recent Development on Micro-tips Display at LETI", Tech. Digest of 4th Int. Vacuum Micro electronics Conf., Nagahama, pp. 6~9 (1991)]

また、MIM型を多数個並べて画像表示装置に応用した例は、たとえば本出願人による特開平3-55738に開示されている。

【0015】

上記のような電子放出素子を用いた画像形成装置のうちで、奥行きが薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。

【0016】

図13は平面型の画像表示装置をなす表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図中、符号3115はリアプレート、符号3116は側壁、符号3117はフェースプレートを示し、リアプレート3115、側壁3116およびフェースプレート3117により、表示パネルの内部を真空に維持するための外囲器（気密容器）が形成されている。

【0017】

リアプレート3115には基板3111が固定されているが、この基板3111上には冷陰極素子3112が、 $N \times M$ 個形成されている。（ $N$ 、 $M$ は2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。）また、前記 $N \times M$ 個の冷陰極素子3112は、図13に示すとおり、 $M$ 本の行方向配線31

1 3 と N 本の列方向配線 3 1 1 4 により配線されている。これら基板 3 1 1 1、冷陰極素子 3 1 1 2、行方向配線 3 1 1 3 および列方向配線 3 1 1 4 によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線 3 1 1 3 と列方向配線 3 1 1 4 の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電氣的な絶縁が保たれている。

## 【 0 0 1 8 】

フェースプレート 3 1 1 7 の下面には、蛍光体からなる蛍光膜 3 1 1 8 が形成されており、赤 (R)、緑 (G)、青 (B) の 3 原色の蛍光体 (不図示) が塗り分けられている。また、蛍光膜 3 1 1 8 をなす上記各色蛍光体の間には黒色体 (不図示) が設けられており、さらに蛍光膜 3 1 1 8 のリアプレート 3 1 1 5 側の面には、A 1 等からなるメタルバック 3 1 1 9 が形成されている。

## 【 0 0 1 9 】

図中の  $D \times 1 \sim D \times m$  および  $D y 1 \sim D y n$  および  $H v$  は、当該表示パネルと不図示の電気回路とを電氣的に接続するために設けた気密構造の電気接続用端子である。 $D \times 1 \sim D \times m$  はマルチ電子ビーム源の行方向配線 3 1 1 3 と、 $D y 1 \sim D y n$  はマルチ電子ビーム源の列方向配線 3 1 1 4 と、 $H v$  はメタルバック 3 1 1 9 と各々電氣的に接続されている。

## 【 0 0 2 0 】

また、上記気密容器の内部は 1 0 のマイナス 6 乗 T o r r 程度の真空中に保持されており、画像表示装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート 3 1 1 5 およびフェースプレート 3 1 1 7 の変形あるいは破壊を防止する手段が必要となる。そのため、図 1 3 においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体 (スパーサあるいはリブと呼ばれる) 3 1 2 0 が設けられている。このようにして、マルチビーム電子源が形成された基板 3 1 1 1 と蛍光膜 3 1 1 8 が形成されたフェースプレート 3 1 1 6 間は通常サブミリないし数ミリに保たれ、前述したように気密容器内部は高真空中に保たれている。

## 【 0 0 2 1 】

以上説明した表示パネルを用いた画像表示装置は、容器外端子  $D \times 1$  ないし  $D$

$x_m$ と $Dy_1$ ないし $Dy_n$ を通じて各冷陰極素子3112に選択的に電圧を印加すると、各冷陰極素子3112から電子が放出される。それと同時にメタルバック3119に容器外端子Hvを通じて数百[V]ないし数[kV]の高電圧を印加して、上記放出された電子を加速し、フェースプレート3117の内面に衝突させる。これにより、蛍光膜3118をなす各色の蛍光体が励起されて発光する。画像の表示は、個々に素子の駆動を切り替えていく点順次走査によるインターレース（飛び越し）走査や、ライン毎に素子の駆動を切り替えていく線順次走査によるノンインターレース走査（非飛び越し走査またはプログレッシブ走査）と呼ばれる方法を採用することができる。また、階調を表現するには、所望の輝度レベルに対応させて、電子が蛍光体に連続して照射される時間を制御してやることにより表示輝度を変える事ができる。

#### 【0022】

##### 【発明が解決しようとする課題】

上述した画像形成装置において、1ラインの蛍光体を同時に発光させうる線順次走査をとる場合、点順次走査に比べて個々の素子の駆動時間が長くなり、蛍光体への電子の照射時間が長くなる。このような蛍光体への電子照射時間の増加は階調表現の幅を広げることに繋がる。しかし本発明者らは更なる鋭意研究の結果、蛍光体への電子照射時間が増えるほど蛍光体の輝度特性はリニア性を失う傾向を持っており、高品位な階調表現を実現するためには蛍光体への電子照射時間が所定の時間を超えないよう設定することを見い出した。なお、前記の設定条件を満たすために、1フレームを構成する走査線（例えば480本）の各々の選択期間においてクランプ期間（蛍光体へ電子を照射させない時間）を増やす方法が考えられるが、この方法によると表示画像が暗くなってしまう不具合がある。

#### 【0023】

本発明は、上述の実情を踏まえて、より高品位な階調表現を実現することができる画像形成装置を提供することを目的とする。

#### 【0024】

##### 【課題を解決するための手段】

上記目的を達成するための本発明は、行と列のマトリクス状に配列された複数

の電子放出素子と、該電子放出素子から放出される電子により発光する蛍光体とを含む画像形成装置において、線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、所定の時間内に設定されており、該所定の時間は、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性においてリニア性を実質的に損なわない時間であることを特徴とする。

## 【0025】

上記画像形成装置は、前記所定の時間を実現するように、入力された画像データにおけるフレームレートを高く変換するフレームレート変換手段を備えたことを特徴とする。

## 【0026】

さらに前記フレームレート変換手段は、インターレース走査用信号をノンインターレース走査用信号に変換すると同時にフレームレート変換を行うことが好ましい。勿論の事であるが、前記フレームレート変換手段は入力画像データのフレームレートよりも高い値に変換する。

## 【0027】

さらに前記電子放出素子は表面伝導型電子放出素子であることが考えられる。

## 【0028】

(作用)

上記のと通りの発明では、線順次走査時に行毎（ライン毎）の電子放出素子から蛍光体に電子が連続して照射される最大時間間隔が、蛍光体への電子照射時間に応じて変化する蛍光体輝度特性におけるリニア性を実質的に損なわない時間内に設定されている。この事により、線順次走査時に可能な幅広い階調表現をより高品位に実施することが可能となる。そして、上記の設定時間はフレームレート変換によるため表示画像を暗くすることがない。さらに、インターレース／ノンインターレース（プログレッシブ）変換の際に、これと同時にフレームレート変換することができる。

## 【0029】

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

【0030】

図1は本発明の画像形成装置の一実施形態であるSED (Surface-Conduction Electron-Emitter Display) パネルの駆動回路のブロック図を、図2は図1に示した駆動回路のタイミングチャートを示す。

【0031】

図1において、符号P2000は表示パネルを示し、その構造は図38に示した従来例と実質的に同じである。本実施形態においては480\*1920個の表面伝導型素子P2001が画面水平方向（図では上下方向）に延びる480行の行配線と画面垂直方向（図では左右方向）に延びる1920列の列配線とを用いてマトリクス配線され、各表面伝導型素子P2001からの放出電子ビームが、高圧電源部P30から印加される高圧電圧により加速され不図示の蛍光体に照射されることにより発光を得るものである。この不図示の蛍光体は用途に応じて種々の色配列を取ることが可能であるが、一例としてRGB縦ストライプ状の色配列とする。

本実施形態においては以下、前記水平640 (RGB トリオ) \* 垂直480 ラインの画素数の表示パネルにNTSC方式相当のテレビ画像を表示する応用例を示すが、NTSC方式に限らずHDTVのような高精細な画像やコンピュータの出力画像など、解像度や画像フレームレートが異なる画像信号に対しても、ほぼ同一の構成で容易に対応できる。

【0032】

符号P1はNTSCデコーダ部を示し、NTSCデコーダ部P1は、NTSC方式のコンポジットビデオ入力を受け輝度信号(Y)と色差信号(Y-R, Y-B)を出力する。このユニット内にて入力ビデオ信号に重畳されている同期信号(SYNC)を分離し出力する。同じく入力ビデオ信号に重畳されているカラーバースト信号を分離し、カラーバースト信号に同期したCLK信号(CLK1)を生成し出力する。

【0033】

符号P31はI/P変換部（インターレースプログレッシブ変換部）を示し

、本実施形態において I/P 変換部 P 31 は NTSC デコーダ部 P 1 でデコードされたインターレースの輝度信号 (Y) と色差信号 (Y-R, Y-B) を受けフィールドあたり 2 倍の走査線信号を発生することでプログレッシブ (非飛び越し走査) 信号に変換する。本実施形態においては I/P 変換部 P 31 は輝度、色差信号を RGB 原色信号に変換するマトリクス回路を備える。

#### 【0034】

その IP 変換のための具体的な構成を図 2 に示す。この実施形態においては、インターレース信号をプログレッシブ信号に変換する際の走査線補完信号の発生に、フィールド間補完とフィールド内補完の両方を用いるように構成している。図 2 では、一つの入力に対する IP 変換の構成を示している。図 2 において、符号 17801 は信号の動き検出部を示している。画像信号の動きが大きい時は、フィールド内補完を行うのが好適であり、画像信号の動きが小さい時は、フィールド間補完を行うのが好適であるため、動き検出部において画像信号の動きを検出し、フィールド間補完信号とフィールド内補完信号の合成の比率を決定している。符号 17807 はフィールド間補完回路を示し、フィールド間補完回路 17807 は、前のフィールド、例えば直前のフィールドの走査線信号により、一つおきの走査線信号の間の走査線信号を決定する回路である。より具体的には、一つおきの走査線信号の間の走査線信号として、直前のフィールドの該当走査線の信号を用いるものである。符号 17802 は遅延回路を示し、遅延回路 17802 はフィールド間補完を行うために画像信号を遅延させて出力する。符号 17803 は補完回路を示し、補完回路 17803 は遅延回路 17802 から出力される遅延された前のフィールドの信号により、補完すべき走査線信号を作成する。符号 17808 はフィールド内補完回路を示し、フィールド内補完回路 17808 は一つおきの走査線信号の間の走査線信号を他の複数の走査線信号、例えば前記一つおきの走査線信号、を合成演算することによって作成する回路である。符号 17804 は遅延回路を示し、遅延回路 17804 はフィールド内補完を行うために画像信号を遅延させて出力する。符号 17805 は補完回路を示し、補完回路 17805 は遅延回路 17804 から出力される前の走査線信号と、遅延量の異なる走査線信号、例えば遅延されずに入力される走査線信号とを合成するこ

とにより、補完すべき走査線信号を作成する。符号 1 7 8 0 6 は合成回路を示し、合成回路 1 7 8 0 6 は動き検出部 1 7 8 0 1 からの信号により、補完回路 1 7 8 0 3 と補完回路 1 7 8 0 5 からの補完信号の合成比率を決定して、プログレッシブ信号を出力する。この変換を行う際に、信号がデジタル信号であってもよく、遅延回路としてはメモリを用いることができる。また、この I/P 変換のための構成は、ハードウェア構成によるものに限らず、演算回路を用いてソフトウェアで行ってもよい。また、フィールド間補完、フィールド内補完のいずれか一方のみを行うものであってもよい。

【 0 0 3 5 】

符号 P 2 はタイミング発生部を示し、タイミング発生部 P 2 は、I/P 変換部 P 3 1 から出力されるプログレッシブ変換されたアナログ RGB 信号を、SED パネルを輝度変調するためのデジタル階調信号に変換するために必要な以下のタイミング信号を発生する。

- ・ I/P 変換部 P 3 1 からの RGB アナログ信号をアナログ処理部 P 3 にて直流再生するためのクランプパルス
- ・ I/P 変換部 P 3 1 からの RGB アナログ信号にアナログ処理部 P 3 にてにブランク期間を付加するためのブランキングパルス ( B L K パルス )
- ・ RGB アナログ信号のレベルをビデオ検出部 P 4 にて検出するための検出パルス
- ・ アナログ RGB 信号を A/D 部 P 6 にてデジタル信号に変換するためのサンプルパルス ( 不図示 )
- ・ タイミング発生部 P 2 内で生成され C L K 1 入力時にはタイミング発生部 P 2 内の P L L 回路により C L K 1 に同期する自走 C L K 信号 ( C L K 2 )
- ・ タイミング発生部 P 2 内で C L K 2 を基に生成される同期信号 ( S Y N C 2 )

符号 P 3 は I/P 変換部 P 3 1 からの出力原色信号それぞれに備えられるアナログ処理部を示し、アナログ処理部 P 3 は主に以下の動作をする。

- ・ タイミング発生部 P 2 からクランプパルスを受け直流再生を行なう
- ・ タイミング発生部 P 2 から B L K パルスを受けブランキング期間を付加する

- ・ MPU（中央演算処理装置）P11を中心に構成されるシステムコントロール部の制御出力の一つであるD/A部P14のゲイン調整信号を受け、I/P変換部P31から入力された原色信号の振幅制御を行なう

- ・ MPU P11を中心に構成されるシステムコントロール部の制御出力の一つであるD/A部P14のオフセット調整信号を受け、I/P変換部P31から入力された原色信号の黒レベル制御を行なう

符号P4はビデオ検出部を示し、ビデオ検出部P4は入力される映像信号レベルあるいは、アナログ処理部P3にて制御された後の映像信号レベルを検出するためのもので、タイミング発生部P2から検出パルスを受け、MPUP11を中心に構成されるシステムコントロール部の制御入力のひとつであるA/D部P15により検出結果が読み取られる。

【0036】

タイミング発生部P2からの検出パルスは、例えばゲートパルス、リセットパルス、サンプル&ホールド（以下、S/H）パルスの3種からなり、ビデオ検出部は例えば積分回路とS/H回路からなる。

【0037】

たとえばゲートパルスにより入力ビデオ信号の有効期間中、前記の積分回路でビデオ信号を積分し垂直帰線期間に発生するS/HパルスによりS/H回路で積分回路の出力をサンプルする。同垂直帰線期間にA/D部P15により検出結果が読み取られた後リセットパルスで積分回路とS/H回路が初期化される。このような動作でフィールド毎の平均ビデオレベルが検出できる。

【0038】

符号P5はLPFを示し、LPFP5は、A/D部P6の前段に置かれるプリフィルタ手段である。

【0039】

A/D部P6は、タイミング発生部P2からのサンプルCLKを受け、LPFP5を通過したアナログ原色信号を必要階調数で量子化するA/Dコンバータ手段である。

【0040】

通常、入力されるビデオ信号はC R Tを用いたT V受像機で表示されることを前提としているため、C R Tの非線形な発光特性を補正するために $\gamma$ 処理が施されている。このため本実施形態のようにリニアな発光特性を持つパネルにT V画像を表示させる場合、逆ガンマテーブルP 7のような階調特性変換手段で $\gamma$ 処理の効果を打ち消すとよい。

## 【0 0 4 1】

またM P U P 1 1を中心に構成されるシステムコントロール部の制御入出力のひとつであるI / O制御部P 1 3の出力によりこのテーブルデータを切り替えて、発光特性を好みに変えることが出来る。

## 【0 0 4 2】

符号P 9、1 0は、各原色信号毎に備えられる水平1ラインメモリ手段を示し、ラインメモリ制御部P 2 1の制御信号により、R G Bの3系統並列に入力される輝度データをパネル色配列に応じた順番に並べ替えて1系統の直列信号に変換しラッチ手段P 2 2を介してXドライバ部へ出力する。

## 【0 0 4 3】

本実施形態においては各原色信号毎に2個の水平1ラインメモリ手段を備え、一つのラインメモリは水平1ラインあたり6 4 0個の点順次な画素データのうち前半3 2 0個を書き込み、もうひとつのラインメモリは後半3 2 0個のデータを書き込む。そして前半3 2 0個のデータを書き込んだ3個のR G Bラインメモリから書き込み時の1. 5倍の高速C L Kでパネル色配列に応じた順番に読み出すことにより、1系統の直列信号に変換しラッチ手段P 2 2を介してXドライバ部のシフトレジスタP 1 1 0 1に出力する。同様に後半3 2 0個のデータを書き込んだ3個のR G Bラインメモリから書き込み時の1. 5倍の高速C L Kでパネル色配列に応じた順番に読み出すことにより、1系統の直列信号に変換しラッチ手段P 2 3を介してXドライバ部のシフトレジスタP 1 1 0 3に出力する。

## 【0 0 4 4】

この例ではXドライバの水平シフトレジスタのデータ転送速度を1 / 2に落とすために2層に輝度データを分ける例を示したが、表示パネルの画素数や表示パネルを駆動するフレーム周波数が高くなった場合には、さらに多層に分ける場合

もある。

【0045】

システムコントロール部は主にMPUP11、シリアル通信I/F P16、I/O制御部P13、D/A部P14、A/D部P15、データメモリP17、ユーザーSW手段P18から構成される。

【0046】

システムコントロール部は、ユーザーSW手段P18やシリアル通信I/F P16からのユーザー要求を受け、対応する制御信号をI/O制御部P13やD/A部P14から出力することによりその要求を実現する。

【0047】

また、A/D部P15からのシステム監視信号を受け応ずる制御信号をI/O制御部P13やD/A部P14から出力することにより最適な自動制御を行なう。

【0048】

本実施形態においてはユーザー要求としては、調整量の可変、明るさ、色制御などの表示制御が実現できる。また前述のようにビデオ検出部P4からの平均ビデオレベルをA/D部P15でモニタすることによりABLなどの自動制御を行なうこともできる。

【0049】

またデータメモリP17を備えることにより、ユーザー調整量を保存することができる。

【0050】

符号P19はYドライバ制御タイミング発生部、符号P20はXドライバ制御タイミング発生部を示し、これらは共にCLK1, CLK2, SYNC2信号を受けYドライバ制御信号、Xドライバ制御信号を発生する。

【0051】

符号P21はラインメモリP9、10のタイミング制御を行なうためのラインメモリ制御部を示し、ラインメモリ制御部P21は、CLK1, CLK2, SYNC2の信号を受け輝度データをラインメモリに書き込むためのR, G, B W

R T 1 制御信号、R, G, B W R T 2 制御信号および、ラインメモリからパネル色配列に応じた順番で輝度データを読み出すためのR, G, B R D 1 制御信号およびR, G, B R D 2 制御信号を発生する。

【 0 0 5 2 】

図 3 における T 1 0 1 は N T S C デコーダ部 P 1 の輝度信号出力の一例を示したものである。このような N T S C デコーダ部 P 1 の出力信号が I / P 変換部 P 3 1 により、フレーム（フィールド）当たり走査線数 2 倍の線順次 R G B 信号として T 1 0 2 のような波形で出力される。この I / P 変換された R G B 原色信号を表示パネル画素数に見合うデータサンプル数が選られる T 1 0 3 のような周波数の C L K 2 を量子化し、T 1 0 4 のような 1 ラインあたり 6 4 0 個の R G B 各色のサンプルデータ列を得る。

【 0 0 5 3 】

このデータ列のうち前半の 3 2 0 個のデータを 1 水平期間に R, G, B W R T 1 制御信号によりラインメモリ P 9 に書き込み、後半の 3 2 0 個のデータを R, G, B W R T 2 制御信号によりラインメモリ P 1 0 に書き込む。

【 0 0 5 4 】

次の水平期間に各色毎のラインメモリ P 9, P 1 0 から 2 層同時に表示パネルの色ストライプ順に T 1 0 7 のような書き込み時の 1. 5 倍の周波数で読み出しすることで T 1 0 5、T 1 0 6 のような 1 水平期間あたり 9 6 0 個の輝度データ列を得る。

【 0 0 5 5 】

符号 P 1 0 0 1 は X, Y ドライバタイミング発生部を示し、X, Y ドライバタイミング発生部 P 1 0 0 1 は Y ドライバ制御タイミング発生部 P 1 9 と X ドライバ制御タイミング発生部からの制御信号を受け X ドライバ制御のために以下の信号を出力する。

- ・ シフトクロック
- ・ シフトレジスタ P 1 1 0 1 および P 1 1 0 3 に読み込んだデータを P W M ジェネレータ部 P 1 1 0 2 と D / A 部 P 1 4 内の不図示のメモリ手段にフェッチするため及び P W M ジェネレータ部 P 1 1 0 2 と D / A 部 P 1 4 への水平周期のト

リガとして作用するLDパルス

前記X、Yドライバタイミング発生部P1001はさらに、Yドライバ制御のためにYシフトレジスタを動かすための水平周期のシフトクロック及び行走査開始トリガを与えるための垂直周期のトリガ信号を出力する。

#### 【0056】

シフトレジスタP1101およびP1103は、ラッチ手段P22・P23からの水平周期毎の960個の列配線数の輝度データ列をそれぞれX、Yドライバタイミング発生部P1001からの、図3中のT107のような輝度データに同期したシフトCLKにより読み込み、T108のようなLDパルスによりPWMジェネレータ部P1102に1920個の1水平列分のデータを一度に転送する。

#### 【0057】

各列配線毎に備えられるPWMジェネレータ部P1102はシフトレジスタP1101からの輝度データを受け、図3中のT110に示す波形のように水平周期毎にデータの大きさに比例したパルス幅を有するパルス信号を発生する。

#### 【0058】

各列配線毎に備えられる列配線駆動ドライバP1104はシステムコントロール部のD/A部P14からのIf制御信号を受け、T110のようなIf制御信号に比例した電流振幅を有する駆動電流を発生する。

#### 【0059】

さらに列配線駆動ドライバP1104はトランジスタなどで構成されるスイッチ手段を備え、PWMジェネレータ部P1102からの出力が有効な期間に列配線に駆動電流を印加し、PWMジェネレータ部P1102からの出力が無効な期間は列配線を接地する。図3中のT111にその列配線駆動波形の一例を示す。

列配線毎に備えられるダイオード手段P1105は、コモン側がVmaxレギュレータP1106に接続される。VmaxレギュレータP1106は電流吸込みが可能な定電圧源でありダイオード手段P1105と合わせて、表示パネルP2000の1920\*480個の各表面伝導型素子に過電圧が印加されるのを防止する保護回路を形成する。

## 【0060】

この保護電圧 ( $V_{max}$  と行配線の走査選択時に印加される  $-V_{ss}$  で規定される電位) は、MPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつであるD/A部P14により与えられる。

## 【0061】

従って、素子過電圧防止の他、輝度制御の目的で  $V_{max}$  電位 (もしくは  $-V_{ss}$  電位) を変化させることも可能である。

## 【0062】

Yシフトレジスタ部P1002は、X、Yドライバタイミング発生部P1001からの水平周期のシフトクロック及び行走査開始トリガを与えるための垂直周期のトリガ信号を受け行配線を走査するための選択信号を各行配線毎に備えられるプリドライバ部P1003に順に出力する。

## 【0063】

各行配線を駆動する出力部は例えばトランジスタ手段P1006、FET手段P1004、ダイオード手段P1007から構成される。プリドライバ部P1003はこの出力部を応答良く駆動するためのものである。FET手段P1004は行選択時に導通するスイッチ手段で選択時に定電圧レギュレータ部P1005からの  $-V_{ss}$  電位を行配線に印加する。トランジスタ手段P1006は行非選択時に導通するスイッチ手段で非選択時に定電圧レギュレータ部P1006からの  $V_{uso}$  電位を行配線に印加する。図3中のT112にその行配線駆動波形の一例を示す。

## 【0064】

ダイオード手段P1007は行配線に異常電位発生防止と各行配線を駆動する出力部の保護のために備えられる。

## 【0065】

$-V_{ss}$  と  $V_{uso}$  電位を発生する定電圧レギュレータ部P1005、1007は MPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつであるD/A部P14により制御される。

## 【0066】

また高圧電源部 P 3 0 も同様に M P U P 1 1 を中心に構成されるシステムコントロール部の制御入出力のひとつである D / A 部 P 1 4 により制御される。

## 【 0 0 6 7 】

以上説明した構成により、水平 6 4 0 (RGB トリオ) \* 垂直 4 8 0 ラインの画素数の表示パネルに N T S C インターレース信号をプログレッシブ変換すると同時に 2 倍のフレームレートに変換して画像を表示することが出来る。

## 【 0 0 6 8 】

次に、本実施形態で使用する表示パネルの輝度特性について説明する。図 4 は N T S C レートでインターレース走査（走査周波数：約 1 5 . 7 5 k H z）し、階調表現は 8 ビット（2 5 6 階調）のパルス幅変調で行った場合の R G B 各原色の規格化した階調－輝度特性、および R G B 同時に発光した場合の白色の規格化した階調－輝度特性を示したものである。このときのパルス幅に基本単位は約 2 2 0 n s であり最大パルス幅は約 5 6  $\mu$  s である。またこのときの階調データによる白色色度点の変化の様子を図 5 に示す。

## 【 0 0 6 9 】

図 4 から判るように、R G B 各色の発光特性は階調データが大きくなるほど（駆動するパルス印加時間が長くなるほど）輝度特性が飽和する傾向を持ちしかも R G B 毎にその飽和の程度が異なっている。R G B の飽和の程度が異なることにより、図 5 で示すように白色の色度点が変動してしまう。

## 【 0 0 7 0 】

図 1 に示した構成により、同じ表示パネルを I / P 変換と同時にフレームレートも変換した後 8 ビット精度でパルス幅変調で行った場合、フレームレート変換したことで走査周波数が倍の 3 1 . 5 k H z になることから、パルス幅の基本単位は半分の約 1 1 0 n s であり最大パルス幅は約 2 8  $\mu$  s である。

## 【 0 0 7 1 】

図 6 に前記フレームレート変換なし／フレームレート変換ありの時のパネル発光特性を直線近似でフィッティングした様子を示す。横軸はフレームレート変換なしの階調データで示してあり、フレームレート変換時は基本単位時間が半分のため横軸の 1 2 8 の値のところが最大パルス幅に相当する。

## 【0 0 7 2】

この図から駆動時間が長くなるほど強い飽和傾向を示すことから、フレームレート変換により直線に近づいていることが分かる。

## 【0 0 7 3】

一般的に J I S の標準色標やマンセル色標間の色差に相当する L a b 表色系での許容色差 ( $\Delta E_{L a b}$ ) は、 $\Delta E_{L a b} = 10$  程度と言われており、同量は x y Y 表色系においては許容色差 ( $\Delta x y$ ) は  $\Delta x y = 0.03$  程度に相当する。

## 【0 0 7 4】

図 7 にこのフレームレート変換ありの時の階調データによる白色の色度点の変化の様子を示す。この図では図 5 に比べ色度点の変化が少なくなっていることが分かる。図 7 において白色色度点の変化量は (x、y) 座標で  $\pm 0.01$  以下の変動に収まっており、ほぼ問題にならないレベルである。

## 【0 0 7 5】

この白色色度点の変化量の許容範囲は使用する表示装置の用途により異なり、例えば一般家庭で使用する T V 受像機であれば前述の (x、y) 座標で  $0.03$  以下で十分であるし、精度の高い色再現を求めるモニターであればもっと厳しく変化量を押さえる必要がある。

## 【0 0 7 6】

また図 8 に、図 6 中のフレームレート変換ありの時の階調特性を抜き出した図を示し、図 9 に図 6 中のフレームレート変換なしの時の階調特性を抜き出した図を示す。横軸は最大パルス幅（蛍光体への電子の最大照射時間）を 1 とした規格化駆動時間であり、規格化階調データに相当する。縦軸は最大パルス幅時（蛍光体への電子の最大照射時間での）の発光量を 1 とした規格化輝度である。

## 【0 0 7 7】

図 8 および図 9 を見ると、フレームレート変換により最大パルス幅が半分になることにより蛍光体の飽和特性が大幅に改善していることが判る。

## 【0 0 7 8】

図 8 および図 9 には  $\gamma = 0.8$  のカーブと  $\gamma = 1.0$  の直線を合わせて記して

ある。蛍光体特性はフレームレートを変換した時には $\gamma$ の値が0.8~1.0の範囲にほぼ収まるが、フレームレートを変換しない時には前記の範囲よりはみ出してしまうことが判る。すなわち図8及び図9の場合、 $\gamma$ の値が0.8~1.0の範囲であれば許容色差 $\Delta x y = 0.03$ に収まることで、家庭用のTV受像機など限定された用途においては $\gamma$ の値がおよそ0.8~1.0の範囲であれば蛍光体の電子照射時間に応じた輝度特性を直線と見なすことが出来る。

## 【0079】

ここで、輝度特性が直線とみなせる最大照射時間の範囲としては、前記規格化駆動時間を横軸 $x$ にとり、規格化輝度を縦軸 $y$ にとった図において、十分に短い間隔（ $5 \mu s$ 以下）で均等な時間間隔の測定点における規格化輝度点を記した時に、 $x=0$ と $x=1$ での規格化輝度以外の点の内の、 $y=x$ の線と $y=x^{0.8}$ の線とで囲まれる範囲（境界を含む）に含まれない点が4/15以下である範囲であるとよい。

## 【0080】

また図4に発光特性の一例を示したが、この特性は蛍光体を照射する放出電子ビームの量や加速高圧電圧、蛍光体の種類により異なる。

## 【0081】

そのためフレームレートを2倍にしても不十分であるケースは十分想定される。本実施形態は、I/P変換部をフレームレート変換部とし、例えば図1の実施形態では、フレームレート30Hzを60Hzに変換した訳であるが、30Hzを90Hzとか120Hzとかに変換する例も図1に示した構成で考えることができる。つまり本発明は、フレームレート変換部により、あるフレームレートで入力された画像データを、蛍光体への電子照射時間がリニアな蛍光体輝度特性を失わない時間（蛍光体輝度特性が実質的に直線と見なせる範囲の時間）となるようなフレームレートの画像データに変換できればどんなフレームレート値でもよい。

## 【0082】

また、図1の例では階調表現をパルス幅変調の例で示したが当然これに限定されるものでなく、素子に印加するパルス幅は一定で、駆動量（素子に流す電流量

や印加する電圧振幅)を可変することで階調を表現しても良い。パルス幅変調でなくともフレームレートが上げることによって、印加するパルス幅は短くなるので、同様に蛍光体の飽和特性を緩和することが出来る。

### 【0083】

#### 【発明の効果】

以上説明したように本発明は、線順次走査時に行毎(ライン毎)の電子放出素子から蛍光体に電子が連続して照射される最大時間間隔を、蛍光体への電子照射時間に応じて変化する蛍光体輝度特性におけるリニア性を実質的に損なわない時間内に設定した事により、線順次走査時に可能な幅広い階調表現をより高品位に実施することが可能となる。そして、上記の設定時間をフレームレート変換により実現することで表示画像を暗くすることがない。さらに、インターレース/ノンインターレース(プログレッシブ)変換の際に、これと同時にフレームレート変換することができる。

#### 【図面の簡単な説明】

##### 【図1】

本発明の画像形成装置の一実施形態であるSEDパネルの駆動回路のブロック図である。

##### 【図2】

本実施形態におけるIP変換のための構成例を示すブロック図である。

##### 【図3】

図1に示した駆動回路のタイミングチャートである。

##### 【図4】

図1に示した構成においてフレームレート変換なしの時の表示パネル部の階調データ-発光輝度特性を示すグラフである。

##### 【図5】

フレームレート変換なしの時の階調データによる白色色度点の変化の様子を示すグラフである。

##### 【図6】

フレームレート変換なし/フレームレート変換ありの時のパネル発光特性の直

線近似の様子を示すグラフである。

【図 7】

フレームレート変換ありの時の階調データによる白色の色度点の変化の様子を示すグラフである。

【図 8】

図 6 中のフレームレート変換ありの時の階調特性を抜き出したグラフである。

【図 9】

図 6 中のフレームレート変換なしの時の階調特性を抜き出したグラフである。

【図 1 0】

従来知られた表面伝導型放出素子の一例を示す図である。

【図 1 1】

従来知られた F E 型素子の一例を示す図である。

【図 1 2】

従来知られた M I M 型素子の一例を示す図である。

【図 1 3】

従来の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。

【符号の説明】


- P 1     N T S C デコーダー部
- P 2     タイミング発生部
- P 3     アナログ処理部
- P 4     ビデオ検出部
- P 5     L P F
- P 6、P 1 5     A / D 部
- P 7     ガンマテーブル
- P 9、P 1 0     ラインメモリ
- P 1 1     M P U
- P 1 3     I / O 制御部
- P 1 4     D / A 部
- P 1 6     シリアル通信 I / F

P 1 7     データメモリ  
P 1 8     ユーザー SW  
P 1 9     Yドライバ制御タイミング発生部  
P 2 0     Xドライバ制御タイミング発生部  
P 2 1     ラインメモリ制御部  
P 2 2、P 2 3     ラッチ手段  
P 3 0     定圧電源部  
P 3 1     I/P変換部（インターレース/プログレッシブ変換部）  
P 1 0 0 1     X, Yドライバタイミング発生部  
P 1 0 0 2     Yシフトレジスタ  
P 1 0 0 3     ブリドライバ部  
P 1 0 0 4     FET手段  
P 1 0 0 5     定電圧レギュレータ部  
P 1 0 0 6     トランジスタ手段  
P 1 0 0 7、P 1 1 0 5     ダイオード手段  
P 1 1 0 1、P 1 1 0 3     シフトレジスタ  
P 1 1 0 2     PWMジェネレータ部  
P 1 1 0 4     列配線駆動ドライバ  
P 1 1 0 6     Vmaxレギュレータ  
P 2 0 0 0     表示パネル  
P 2 0 0 1     表面伝導型素子  
P 2 0 0 2     行配線  
P 2 0 0 3     列配線


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】



【図 1 2】



【図 13】



【書類名】 要約書

【要約】

【課題】 より高品位な階調表現を実現することができる画像形成装置を提供する。

【解決手段】 1 9 2 0 \* 4 8 0 個の表面伝導型素子 P 2 0 0 0 に対してマトリクス配線された表示パネル P 2 0 0 0 を駆動する回路の一つとして、N T S C 方式の画像フレームレートで入力されたインターレース走査信号を 2 倍のフレームレートで変換すると同時にノンインターレース走査信号に変換する I / P 変換部 P 3 1 が設けられている。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社